问题描述：
FPGA 双扣RAM使用不同的时钟读写会不会由于输入时钟大输出时钟小而是数据溢出对FPGA无论是双口ram还是fifo,我始终存在这样疑问,如果写的始终大于读的始终,那么写的数据就快于读的数据,会不会使数据溢出?
最佳答案： 你应该是指异步的ram或者fifo吧
如果写时钟大于读时钟,并且写使能一直为'1‘ 的话,是会溢出的,事实上当FLAG信号’FULL‘为1时,接下来的写数据就会被抛弃.
一般来说,当FLAG信号’ALMOST FULL‘为1时,我们就停止写行为了.
希望能帮到你
来源：网络整理 免责声明：本文仅限学习分享，如产生版权问题，请联系我们及时删除。
相关文章：
在生产和社会生活中，静电既有有利的一面，需要加以利用；也04-30
求反函数的方法?04-30
今天我们为您而骄傲;明天,您一定因我们而光荣.仿写句04-30
是什么原因使蝙蝠具有如此高超的本领呢?蝙蝠是黑暗中04-30
孝义是煤炭之乡，煤的成分不同，用途也不同．小梦拾来一煤块04-30
运用知识解决问题：甲、乙两人乘坐运行的自动扶梯上楼．甲04-30
点点灯光隐隐约约地倒映在湖水中。用隐隐约约仿写句子04-30
热气是如何使浮力增加的?他们都说热空气使热气球囊内04-30
12.5x3.2x2504-30