1. 计算机分那几类？各有什么特点？
答：传统上分为三类：大型主机、小型机、微型机。大型主机一般为高性能的并行处理系统， 存储容量大，事物处理能力强，可为众多用户提供服务。小型机具有一定的数据处理能力，提供一定用户规模的信息服务，作为部门的信息服务中心。微型机一般指在办公室或家庭的桌面或可移动的计算系统，体积小、价格低、具有工业化标准体系结构，兼容性好。
2. 简述微处理器、微计算机及微计算机系统三个术语的内涵。
答：微处理器是微计算机系统的核心硬件部件，对系统的性能起决定性的影响。微计算机包括微处理器、存储器、I/O接口电路及系统总线。微计算机系统是在微计算机的基础上配上相应的外部设备和各种软件，形成一个完整的、独立的信息处理系统。
3. 80X86微处理器有几代？各代的名称是什么？
答：从体系结构上可分为3代： 8080/8085：8位机。 8086/8088/80286：16位机。
80386/80486：32位机。
第2章 微处理器结构及微计算机的组成
1． 8086是多少位的微处理器？为什么？
答：8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。
2． EU与BIU各自的功能是什么？如何协同工作？
答：EU是执行部件，主要的功能是执行指令。BIU是总线接口部件，与片外存储器及I/O接口电路传输数据。EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。EU与BIU可分别独立工作，当EU不需BIU提供服务时，BIU可进行填充指令队列的操作。
3． 8086/8088与其前一代微处理器8085相比，内部操作有什么改进？
答：8085为8位机，在执行指令过程中,取指令与执行执令都是串行的。8086/8088由于内部有EU和BIU两个功能部件，可重叠操作，提高了处理器的性能。
4． 8086/8088微处理器内部有那些寄存器，它们的主要作用是什么？
答：执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。AX、BX、CX、DX一般作为通用数据寄存器。SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。
5． 8086对存储器的管理为什么采用分段的办法？
答：8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围 (1MB，20位地址)。若不用分段方法，16位地址只能寻址64KB空间。
6．在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？具体说明。
答：逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：0088H。偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。
7．给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。
答：物理地址：320F8H。
8．8086/8088为什么采用地址/数据引线复用技术？
答：考虑到芯片成本，8086/8088采用40条引线的封装结构。40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。
9． 8086与8088的主要区别是什么？
答：8086有16条数据信号引线，8088只有8条；8086片内指令预取缓冲器深度为6字节，8088只有4字节。
10． 怎样确定8086的最大或最小工作模式？最大、最小模式产生控制信号的方法有何不同
答：引线MN/MX#的逻辑状态决定8086的工作模式，MN/MX#引线接高电平，8086被设定为最小模式，MN/MX#引线接低电平，8086被设定为最大模式。
最小模式下的控制信号由相关引线直接提供；最大模式下控制信号由8288专用芯片译码后提供，8288的输入为8086的S2#~S0#三条状态信号引线提供。
11． 8086被复位以后，有关寄存器的状态是什么？微处理器从何处开始执行程序？
答：标志寄存器、IP、DS、SS、ES和指令队列置0，CS置全1。处理器从FFFFOH存储单元取指令并开始执行。
12． 8086基本总线周期是如何组成的？各状态中完成什么基本操作？
答：基本总线周期由4个时钟(CLK)周期组成，按时间顺序定义为T1、T2、T3、T4。在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE；T2期间发出读写命令信号RD#、WR#及其它相关信号；T3期间完成数据的访问；T4结束该总线周期。
13． 结合8086最小模式下总线操作时序图，说明ALE、M/IO#、DT/R#、RD#、READY信号的功能。
答：ALE为外部地址锁存器的选通脉冲，在T1期间输出；M/IO#确定总线操作的对象是存储器还是I/O接口电路，在T1输出；DT/R#为数据总线缓冲器的方向控制信号，在T1输出；RD#为读命令信号；在T2输出；READY信号为存储器或I/O接口"准备好"信号，在T3期间给出，否则8086要在T3与T4间插入Tw等待状态。
14． 8086中断分哪两类？8086可处理多少种中断？
答：8086中断可分为硬件中断和软件中断两类。8086可处理256种类型的中断。
15． 8086可屏蔽中断请求输入线是什么？"可屏蔽"的涵义是什么？
答：可屏蔽中断请求输入线为INTR；"可屏蔽"是指该中断请求可经软件清除标志寄存器中IF位而被禁止。
16． 8086的中断向量表如何组成？作用是什么？
答：把内存0段中0~3FFH区域作为中断向量表的专用存储区。该区域存放256种中断的处理程序的入口地址，每个入口地址占用4个存储单元，分别存放入口的段地址与偏移地址。
17．8086如何响应一个可屏蔽中断请求？简述响应过程。
答：当8086收到INTR的高电平信号时，在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；在第二个INTA#期间，8086收到中断源发来的一字节中断类型码；8086完成保护现场的操作，CS、IP内容进入堆栈，请除IF、TF；8086将类型码乘4后得到中断向量表的入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。
18．什么是总线请求？8086在最小工作模式下，有关总线请求的信号引脚是什么？
答：系统中若存在多个可控制总线的主模块时，其中之一若要使用总线进行数据传输时，需向系统请求总线的控制权，这就是一个总线请求的过程。8086在最小工作模式下有关总线请求的信号引脚是HOLD与HLDA。
19．简述在最小工作模式下，8086如何响应一个总线请求？
答：外部总线主控模块经HOLD引线向8086发出总线请求信号；8086在每个时钟周期的上升沿采样HOLD引线；若发现HOLD=1则在当前总线周期结束时(T4结束)发出总线请求的响应信号HLDA；8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。
20．在基于8086的微计算机系统中，存储器是如何组织的？是如何与处理器总线连接的？
BHE#信号起什么作用？
答：8086为16位处理器，可访问1M字节的存储器空间；1M字节的存储器分为两个512K字节的存储体，命名为偶字节体和奇字节体；偶体的数据线连接D7~D0，"体选"信号接地址线A0；奇体的数据线连接D15~D8，"体选"信号接BHE#信号；BHE#信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。
21．"80386是一个32位微处理器"，这句话的涵义主要指的是什么？
答：指80386的数据总线为32位，片内寄存器和主要功能部件均为32位，片内数据通路为32位。
22．80X86系列微处理器采取与先前的微处理器兼容的技术路线，有什么好处？有什么不足？
答：好处是先前开发的软件可以在新处理器组成的系统中运行，保护了软件投资。缺点是处理器的结构发展受到兼容的约束，为了保持兼容性增加了硅资源的开销，增加了结构的复杂性。
23．80386内部结构由哪几部分组成？简述各部分的作用。
答：80386内部结构由执行部件(EU)、存储器管理部件(MMU)和总线接口部件(BIU)三部分组成。EU包括指令预取部件、指令译码部件、控制部件、运算部件及保护检测部件，主要功能是执行指令。存储器管理部件包括分段部件、分页部件，实现对存储器的分段分页式的管理，将逻辑地址转换成物理地址。总线接口部件作用是进行片外访问：对存储器及I/O接口的访问、预取指令；另外的作用是进行总线及中断请求的控制
24．80386有几种存储器管理模式？都是什么？
答：80386有三种存储器管理模式，分别是实地址方式、保护方式和虚拟8086方式
25．在不同的存储器管理模式下，80386的段寄存器的作用是什么？
答：在实地址方式下，段寄存器与8086相同，存放段基地址。在保护方式下，每个段寄存器还有一个对应的64位段描述符寄存器，段寄存器作为选择器存放选择符。在虚拟8086方式下，段寄存器的作用与8086相同。
26．试说明虚拟存储器的涵义，它与物理存储器有什么区别？80386虚拟地址空间有多大？
答：虚拟存储器是程序员面对的一个巨大的、可寻址的存储空间，这个空间是内存与外存联合形成的，在操作系统的管理下，程序可象访问内存一样去访问外存而获得所需数据。物理存储器是指机器实际拥有的内存储器，不包括外存。80386的虚拟地址空间为64TB大。
27．试说明描述符的分类及各描述符的作用。
答：描述符分为三类：存储器段描述符、系统段描述符、门描述符。存储器段描述符由8字节组成，它用来说明一个段中保存信息的情况。32位段基地址和20位段界限值定位了该段在存储空间中的位置，其它有关位决定访问权限及段的长度单位。系统段描述符与存储器段描述符大多数字节段相同，有关访问权及属性字节段有些不同。门描述符用来改变程序的特权级别、切换任务的执行以及指出中断服务程序的入口。
28．描述符表的作用是什么？有几类描述符表？
答：描述符表顺序存放一系列描述符，描述符表定义了在80386系统中被使用的全部存储器段。有3类描述符表，即全局描述符表、局部描述符表及中断描述符表。
29．80386的分段部件是如何将逻辑地址变为线性地址的？
答：分段部件根据段选择符从全局描述符表或局部描述符表中取出对应的段描述符。把段描述符32位段基地址与逻辑地址中的32位偏移量相加就形成了线性地址。
30．80386中如何把线性地址变为物理地址？
答：分段部件形成的32位线性地址中高10位作为寻址页目录表的偏移量，与控制寄存器CR3中页目录表基地址共同形成一个32位的地址指向页表中的一个页项，即为一个页面描述符。该页面项中高20位作为页面基地址，线性地址的低12位为偏移量，相加后形成指向某一存储单元的32位物理地址。若禁止分页功能，线性地址就是物理地址。
31．80386对中断如何分类？
答：80386把中断分为外部中断和内部中断两大类，外部中断经NMI和INTR引线输入请求信号。内部中断也叫内部异常中断，分为陷阱中断、内部故障异常中断、异常终止中断。
32．80386在保护方式下中断描述符表与8086的中断向量表有什么不同？
答：8086工作在实地址方式，向量表是在存储器的0段中最低1024字节内存中。80386在保护方式下要通过中断描述符表中的描述符访问虚拟空间的中断向量，中断描述符表的位置不是固定的，要由IDTR寄存器实现在虚拟空间的定位。
33．简述80386在保护方式下的中断处理过程。
答：80386响应中断后，接收由中断源提供的类型码并将其乘8，与IDTR寄存器中基地址相加，指出中断描述符的位置，读出中断描述符，依其中的段选择符及条件决定从两个描述符表LDT或GDT中的一个得到段描述符，形成中断服务程序入口所在存储器单元的线性地址。
第3章 8086指令系统及寻址方式（第二部分）
12. 变量DATAX和DATAY定义如下:
DATAX DW 0148H
DW 2316H
DATAY DW 0237H
DW 4052H
按下述要求写出指令序列:
(1)DATAX和DATAY中的两个字数据相加, 和存放在DATAY和DATAY+2中。
(2)DATAX和DATAY中的两个双字数据相加, 和存放在DATAY开始的字单元中。
(3)DATAX和DATAY两个字数据相乘（用MUL）。
(4)DATAX和DATAY两个双字数据相乘（用MUL）。
(5)DATAX除以23（用DIV）。
(6)DATAX双字除以字DATAY（用DIV）。
答案:
(1) MOV AX, DATAX
ADD AX, DATAY
MOV BX, DATAX+2
ADD BX, DATAY+2
MOV DATAY, AX
MOV DATAY+2, BX
(2) MOV AX, DATAX
ADD DATAY, AX
MOV AX, DATAX+2
ADC DATAY+2, AX
(3) MOV AX, DATAX
MUL DATAY
MOV DATAY,AX
MOV DATAY+2,DX
(4)
MOV AX,WORD PTR DATAX
MOV BX,WORD PTR DATAY
MUL BX
MOV RESULT,AX
MOV RESULT+2,DX
MOV AX,WORD PTR DATAX
MOV AX,WORD PTR DATAY+2
MUL BX
ADD RESULT+2,AX
ADC RESULT+4,DX
MOV AX,WORD PTR DATAX+2
MOV BX,WORD PTR DATAY
MUL BX
ADD RESULT+2,AX
ADC RESULT+4,DX
MOV AX,WORD PTR DATAX+2
MOV BX,WORD PTR DATAY+2
MUL BX
ADD RESULT+4,AX
ADC RESULT+6,DX
(5) MOV AX, DATAX
MOV BL, 23
DIV BL
MOV BL,AH
MOV AH, 0
MOV DATAY, AX ;存放商
MOV AL,BL
MOV DATAY+2, AX ;存放余数
(6) MOV AX, DATAX
MOV DX, DATAX+2
DIV DATAY
MOV DATAY, AX
MOV DATAY+2, DX
13. 试分析下面的程序段完成什么操作？
MOV CL,04
SHL DX,CL
MOV BL,AH
SHL AX,CL
SHR BL,CL
OR DL,BL
答案:
将DX: AX中的双字左移4位（乘16）
14. 用其他指令完成和下列指令一样的功能:
(1) REP MOVSB (2) REP LODSB (3) REP STOSB (4) REP SCASB
答案:
(1) LOOP1:
MOV AL,BYTE PTR [SI]
MOV ES:BYTE PTR [DI], AL
INC SI 或: DEC SI
INC DI 或: DEC DI
LOOP LOOP1
(2) LOOP1:
MOV AL, BYTE PTR [SI]
INC SI 或: DEC SI
LOOP LOOP1
(3) LOOP1:
MOV ES:BYTE PTR [DI], AL
INC DI 或: DEC DI
LOOP LOOP1
(4) LOOP1:
CMP AL,ES:BYTE PTR [DI]
JE EXIT
INC DI 或: DEC DI
LOOP LOOP1
EXIT:
15. 编写程序段, 比较两个5字节的字符串OLDS和NEWS, 如果OLDS字符串与NEWS不同, 则执行NEW_LESS, 否则顺序执行程序。
答案:
LEA SI, OLDS
LEA DI, NEWS
MOV CX, 5
CLD
REPZ CMPSB
JNZ NEW_LESS
16. 假定AX和BX中的内容为带符号数, CX和DX中的内容为无符号数, 请用比较指令和条件转移指令实现以下判断:
(1) 若DX的值超过CX的值,则转去执行EXCEED
(2) 若BX的值大于AX的值,则转去执行EXCEED
(3) CX中的值为0吗? 若是则转去执行ZERO
(4) BX的值与AX的值相减, 会产生溢出吗? 若溢出则转OVERFLOW
(5) 若BX的值小于AX的值,则转去执行EQ_SMA
(6) 若DX的值低于CX的值,则转去执行EQ_SMA
答案:
(1) CMP DX, CX
JA EXCEED
(2) CMP BX, AX
JG EXCEED
(3) CMP CX, 0
JE ZERO
(4) SUB BX, AX
JO OVERFLOW
(5) CMP BX, AX
JL EQ_SMA
(6) CMP DX, CX
JB EQ_SMA
17. 假如在程序的括号中分别填入指令:
(1) LOOP L20 (2) LOOPNE L20 (3) LOOPE L20
试说明在三种情况下, 当程序执行完后, AX、BX、CX、DX四个寄存器的内容分别是什么?
TITLE EXLOOP.COM
CODESG SEGMENT
ASSUME CS:CODESG, DS:CODESG. SS:CODESG
ORG 100H
BEGIN: MOV AX,01
MOV BX,02
MOV DX,03
MOV CX,04
L20: INC AX
ADD BX,AX
SHR DX,1
( )
RET
CODESG ENDS
END BEGIN
答案:
（1）（AX）= 5 （BX）= 16 （CX）= 0 （DX）= 0
（2）（AX）= 2 （BX）= 4 （CX）= 3 （DX）= 1
（3）（AX）= 3 （BX）= 7 （CX）= 2 （DX）= 0
18. 变量N1和N2均为2字节的非压缩BCD数码，请写出计算N1与N2之差的指令序列。
答案:
MOV AX, 0
MOV AL, N1+1
SUB AL, N2+1
AAS
MOV DL, AL
MOV AL, N1
SBB AL, N2
AAS
MOV DH, AL
19. 有两个3位的ASCII数串ASC1和ASC2定义如下:
ASC1 DB '578'
ASC2 DB '694'
ASC3 DB '0000'
请编写程序计算ASC3←ASC1+ASC2。
答案:
CLC
MOV CX, 3
MOV BX, 2
BACK:
MOV AL, ASC1[BX]
ADC AL, ASC2[BX]
AAA
OR ASC3[BX+1], AL
DEC BX
LOOP BACK
RCL CX, 1
OR ASC3[BX], CL
20. 假设(CS)=3000H, (DS)=4000H, (ES)=2000H, (SS)=5000H, (AX)=2060H, (BX)=3000H, (CX)=5, (DX)=0, (SI)=2060H, (DI)=3000H, (43000H)=0A006H, (23000H)=0B116H, (33000H)=0F802H, (25060)=00B0H,.(SP)=0FFFEH, (CF)=1, (DF)=1, 请写出下列各条指令单独执行完后, 有关寄存器及存储单元的内容, 若影响条件码请给出条件码SF、ZF、OF、CF的值。
(1) SBB AX,BX (2) CMP AX,WORD PTR[SI+0FA0H]
(3) MUL BYTE PTR[BX] (4) AAM
(5) DIV BH (6) SAR AX,CL
(7) XOR AX,0FFE7H (8) REP STOSB
(9) JMP WORD PYR[BX] (10) XCHG AX,ES:[BX+SI]
答案:
(1) (AX)=0F05FH, (SF)=1, (ZF)=0, (OF)=0, (CF)=1
(2) (SF)=1, (ZF)=0, (OF)=1, (CF)=1
(3) (AX)=0240H, (OF)=1, (CF)=1
(4) (AX)=0906H, (SF)=0, (ZF)=0
(5) (AX)=20ACH
(6) (AX)=0103H, (CF)=0
(7) (AX)=0DF87H, (CF)=0, (OF)=0, (SF)=1, (ZF)=0
(8) (23000H)~(23004H)=60H, 不影响标志位
(9) (IP)=0A006H, 不影响标志位
(10) (AX)=00B0H, (25060)=2060H, 不影响标志位
第4章 汇编语言程序设计基础（第二部分）
5. 把0~10010之间的30个数，存入首地址为GRAD的字数组中，GRAD+i表示学号为i+1的学生成绩。另一个数组RANK是30个学生的名次表，其中RANK+I的内容是学号为i+1的学生的名次。试编写程序，根据GRAD中的学生成绩，将排列的名次填入RANK数组中（提示：一个学生的名次等于成绩高于这个学生的人数加1）。
答案:
dseg segment
grade dw 30 dup(?)
rank dw 30 dup(?)
dseg ends
cseg segment
main proc far
assume cs:cseg, ds:dseg, es:dseg
start: push ds
sub ax,ax
push ax
mov ax,dseg
mov ds,ax
mov es,ax
begin: mov di,0
mov cx,30
loop1: push cx
mov cx,30
mov si,0
mov ax,grade[di]
mov dx,0
loop2: cmp grade[si],ax
jbe go_on
inc dx
go_on: add si,2
loop loop2
pop cx
inc dx
mov rank[di],dx
sdd di,2
loop loop1
ret
main endp
cseg ends
end start
6. 分析下列程序的功能，写出堆栈最满时各单元的地址及内容。
SSEG SEGMENT 'STACK' AT 1000H ; 堆栈的段地址为1000H
DW 128 DUP(?)
TOS LABEL WORD
SSEG ENDS
; - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
DSEG SEGMENT
DW 32 DUP(?)
DSEG ENDS
; - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
CSEG SEGMENT
MAIN PROC FAR
ASSUME CS:CSEG, DS:DSEG,SS:SSEG
START: MOV AX,SSEG
MOV SS,AX
MOV AX,DSEG
MOV DS,AX
MOV AX,4321H
CALL HTOA
RETN: MOV AH,4CH
INT 21H
MAIN ENDP
; - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
HTOA PROC NEAR
CMP AX,15
JLE B1
PUSH AX
PUSH BP
MOV BP,SP
MOV BX,[BP+2]
AND BX,0FH
MOV [BP+2],BX
POP BP
MOV CL,4
SHR AX,CL
CALL HTOA
B1: POP AX
B2: ADD AL,30H
JL PRT
ADD AL,07
PRT: MOV DL,AL
MOV AH,2
INT 21H
RET
HTOA ENDP
CSEG ENDS
; ; - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
END START
答案:
1000:0F2HB11000:0F4H31000:0F6HB11000:0F8H21000:0FAHB11000:0FCH11000:0FEHRETN1000:100H
7. 写出分配给下列中断类型号在中断向量表中的物理地址。
(1) INT 12H (2) INT 8
答案:
(1) 00048h
(2) 00020h
8. 试编写程序，它轮流测试两个设备的状态寄存器，只要一个状态寄存器的第0位为1，则与其相应的设备就输入一个字符；如果其中任一状态寄存器的第3位为1，则整个输入过程结束。两个状态寄存器的端口地址分别是0024和0036，与其相应的数据输入寄存器的端口则为0026和0038，输入字符分别存入首地址为BUFF1和BUFF2的存储区中。
答案:
mov si, 0
mov di, 0
test12: in al, 0024h
test al, 08
jnz exit
in al,0036h
test al, 08
jnz exit
dev1: in al, 0024h
test al, 01
jz dev2
in al, 0026h
mov buffer[si], al
inc si
dev2: in al, 0036h
test al, 01
jz test12
in al, 0038h
mov buff2[di],al
inc di
jmp test12
exit: ret
9. 给定（SP）=0100，(SS)=0300，（FLAGS）=0240，存储单元的内容为（00020）=0040，（00022）=0100，在段地址为0900及偏移地址为00A0的单元中有一条中断指令INT 8，试问执行INT 8指令后，SP，SS，IP，FLAGS的内容是什么？栈顶的三个字是什么？
答案:
(SP) = 00FA
(SS) = 0300
(IP) = 0040
(FLAGS) = 0040
堆栈内容:
00A1H0900H0240H
10. 编写一个程序，接收从键盘输入的10个十进制数字，输入回车符则停止输入，然后将这些数字加密后（用XLAT指令变换）存入内存缓冲区BUFFER。加密表为;
输入数字: 0，1，2，3，4，5，6，7，8，9
密码数字: 7，5，9，1，3，6，8，0，2，4
答案:
scode db 7,5,9,1,3,6,8,0,2,4
buffer db 10 dup(?)
; ... ...
mov si,0
mov cx,10
lea bx,scode
input: mov ah,01
int 21h
cmp al,0ah
jz exit
and al,0fh
xlat
mov buffer[si],al
inc si
loop input
exit: ret
第5章 微计算机中处理器与I/O设备间数据传输控制方法
1．试说明一般中断系统的组成和功能。
答：处理器内部应有中断请求信号的检测电路，输出中断响应信号，保存断点的逻辑，转向中断处理程序的逻辑，中断返回逻辑。系统中要有一中断控制器，管理多个中断源，提供处理机所需的中断处理信息。系统中请求中断处理的I/O接口电路要有提供中断请求信号及接收中断响应信号的逻辑。
2．什么是中断类型码、中断向量、中断向量表？在基于8086/8088的微机系统中，中断类型码和中断向量之间有什么关系？
答：处理机可处理的每种中断的编号为中断类型码。中断向量是指中断处理程序的入口地址，由处理机自动寻址。中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。在8086系统中，中断类型码乘4得到向量表的入口，从此处读出4字节内容即为中断向量。
3．什么是硬件中断和软件中断？在PC机中两者的处理过程有什么不同？
答：硬件中断是通过中断请求线输入电信号来请求处理机进行中断服务；软件中断是处理机内部识别并进行处理的中断过程。硬件中断一般是由中断控制器提供中断类型码，处理机自动转向中断处理程序；软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部提供信息。
4．试叙述基于8086/8088的微机系统处理硬件中断的过程。
答：以INTR请求为例。当8086收到INTR的高电平信号时，在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；在第二个INTA#期间，8086收到中断源发来的一字节中断类型码；8086完成保护现场的操作，CS、IP内容进入堆栈，清除IF、TF；8086将类型码乘4后得到中断向量入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。
5．在PC机中如何使用"用户中断"入口请求中断和进行编程？
答：PC机中分配给用户使用的中断是IRQ9，经扩展插槽B4引出，故把用户的中断请求线连接到B4上。在应用程序中，利用25H号系统调用将中断服务程序的入口地址写入对应0AH类型中断对应的中断向量表中去。在应用程序中把主片8259A D2屏蔽位清0，把从片8259A D1屏蔽位清0，使主片的IR2、从片的IR1可以输入中断请求。中断服务程序结束前向主片8259A发中断结束命令。应用程序结束之前对主片的IR2和从片的IR1进行屏蔽，关闭用户中断请求。
6．8259A中断控制器的功能是什么？
答：8259A中断控制器可以接受8个中断请求输入并将它们寄存。对8个请求输入进行优先级判断，裁决出最高优先级进行处理，它可以支持多种优先级处理方式。8259A可以对中断请求输入进行屏蔽，阻止对其进行处理。8259A支持多种中断结束方式。8259A与微处理器连接方便，可提供中断请求信号及发送中断类型码。8259A可以进行级连以便形成多于8级输入的中断控制系统。
7．8259A初始化编程过程完成那些功能？这些功能由那些ICW设定？
答：初始化编程用来确定8259A的工作方式。ICW1确定8259A工作的环境：处理器类型、中断控制器是单片还是多片、请求信号的电特性。ICW2用来指定8个中断请求的类型码。ICW3在多片系统中确定主片与从片的连接关系。ICW4用来确定中断处理的控制方法：中断结束方式、嵌套方式、数据线缓冲等。
8．8259A在初始化编程时设置为非中断自动结束方式，中断服务程序编写时应注意什么？
答：在中断服务程序中，在返回主程序之前按排一条一般中断结束命令指令，8259A将ISR中最高优先级位置0，结束该级中断处理以便为较低级别中断请求服务。
9．8259A的初始化命令字和操作命令字有什么区别？它们分别对应于编程结构中那些内部寄存器？
答：8259A的工作方式通过微处理器向其写入初始化命令字来确定。初始化命令字分别装入ICW1~ICW4内部寄存器。8259A在工作过程中，微处理器通过向其写入操作命令字来控制它的工作过程。操作命令字分别装入OCW1~OCW3内部寄存器中。8259A占用两个端口号，不同的命令字对应不同的端口，再加上命令字本身的特征位及加载的顺序就可以正确地把各种命令字写入对应的寄存器中。
10．8259A的中断屏蔽寄存器IMR与8086中断允许标志IF有什么区别？
答：IF是8086微处理器内部标志寄存器的一位，若IF=0，8086就不响应外部可屏蔽中断请求INTR引线上的请求信号。8259A有8个中断请求输入线，IMR中的某位为1，就把对应这位的中断请求IR禁止掉，无法被8259A处理，也无法向8086处理器产生INTR请求。
11．若8086系统采用单片8259A中断控制器控制中断，中断类型码给定为20H，中断源的请求线与8259A的IR4相连，试问：对应该中断源的中断向量表入口地址是什么？若中断服务程序入口地址为4FE24H，则对应该中断源的中断向量表内容是什么，如何定位？
答：中断向量表入口地址为：0段的0090H地址。对应4FE24H中断服务程序入口，在向量表中定位情况：(0090H)=24H、(0091H)=00H、(0092H)=E0H、(0093H)=4FH。
12．试按照如下要求对8259A设定初始化命令字：8086系统中只有一片8259A，中断请求信号使用电平触发方式，全嵌套中断优先级，数据总线无缓冲，采用中断自动结束方式。中断类型码为20H~27H，8259A的端口地址为B0H和B1H。
答：ICW1=1BH (送B0H端口)，ICW2=20H (送B1H端口)，ICW4=03H (送B1H端口)
13．比较中断与DMA两种传输方式的特点。
答：中断方式下，外设需与主机传输数据时要请求主给予中断服务，中断当前主程序的执行，自动转向对应的中断处理程序，控制数据的传输，过程始终是在处理器所执行的指令控制之下。
直接存储器访问(DMA)方式下，系统中有一个DMA控制器，它是一个可驱动总线的主控部件。当外设与主存储器之间需要传输数据时，外设向DMA控制器发出DMA请求，DMA控制器向中央处理器发出总线请求，取得总线控制权以后，DMA控制器按照总线时序控制外设与存储器间的数据传输而不是通过指令来控制数据传输，传输速度大大高于中断方式。
14．DMA控制器应具有那些功能？
答：DMA控制器应有DMA请求输入线，接收I/O设备的DMA请求信号；DMA控制器应有向主机发出总线请求的信号线和接收主机响应的信号线；DMA控制器在取得总线控制权以后应能发出内存地址、I/O读写命令及存储器读写命令控制I/O与存储器间的数据传输过程。
15．8237A只有8位数据线，为什么能完成16位数据的DMA传送？
答：I/O与存储器间在进行DMA传送过程中，数据是通过系统的数据总线传送的，不经过8237A的数据总线，系统数据总线是具有16位数据的传输能力的。
16．8237A的地址线为什么是双向的？
答：8237A的A0~A3地址线是双向的，当8237A被主机编程或读状态处于从属状态，A0~A3为输入地址信号，以便主机对其内部寄存器进行寻址访问。当8237A取得总线控制权进行DMA传送时，A0~A3输出低4位地址信号供存储器寻址对应单元用，A0~A3必需是双向的。
17．说明8237A单字节DMA传送数据的全过程。
答：8237A取得总线控制权以后进行单字节的DMA传送，传送完一个字节以后修改字节计数器和地址寄存器，然后就将总线控制权放弃。若I/O的DMA请求信号DREQ继续有效，8237A再次请求总线使用权进行下一字节的传送。
18．8237A单字节DMA传送与数据块DMA传送有什么不同？
答：单字节传送方式下，8237A每传送完一个字节数据就释放总线，传送下一字节时再请求总线的控制权。块传送方式下8237A必须把整个数据块传送完才释放总线。
19．8237A什么时候作为主模块工作，什么时候作为从模块工作？在这两种工作模式下，各控制信号处于什么状态，试作说明。
答：8237A取得总线控制权后，开始进行DMA传送过程，此时8237A作为主模块工作。8237A在被处理器编程或读取工作状态时，处于从模块工作状态。
8237A处于从模块时，若CS#=0、HLDA=0说明它正被编程或读取状态，IOR#与IOW#为输入，A0~A3为输入。8237A处于主模块时，输出地址信号A0~A15 (低8位经A0~A7输出，高8位经DB0~DB7输出)。8237A还要输出IOR#、IOW#、MEMR#、MEMW#、AEN、ADSTB等有效信号供DMA传送过程使用。
20．说明8237A初始化编程的步骤。
答：(1)写屏蔽字，阻止某通道的DMA请求。(2)写命令字(8号地址)，确定信号有效电平、优先级方式、通道工作允许等。(3)写模式字(B号地址)，确定某通道传送方式、传送类型、地址寄存器变化方式等。(4)置0先/后触发器。(5)设置地址寄存器、字节数寄存器的初值。(6)清除某通道屏蔽位，允许8237A响应其DMA请求。
21．8237A选择存储器到存储器的传送模式必须具备那些条件?
答：必须使用8237A内部的暂存器作为数据传送的缓冲器。8237A通道0的地址寄存器存放存储器的源地址、通道1的地址寄存器存放存储器的目的地地址、字节计数器存放传送的字节数，建立通道0的软件DMA请求来启动这一传输过程。
21．利用8237A的通道2，由一个输入设备输入一个32KB的数据块至内存，内存的首地址为34000H，采用增量、块传送方式，传送完不自动初始化，输入设备的DREQ和DACK都是高电平有效。请编写初始化程序，8237A的首地址用标号DMA表示。
答：设存储器页面寄存器内容已被置为3。8237A初始化程序如下：
MOV AL， 06H ；屏蔽通道2
MOV DX， DMA+0AH ；
OUT DX， AL ；
MOV AL， 80H ；写通道2命令字：DREQ、
MOV DX， DMA+08H ；DACK高电平有效，正常
DUT DX， AL ；时序、固定优先级、允许8237A工作等。
MOV AL， 86H ；写通道2模式字：块传
MOV DX，DMA+0BH ；输、写传输、地址增、
OUT DX， AL ；禁止自动预置等。
MOV DX，DMA+0CH ；置0先/后触发器
OUT DX，AL ；
MOV AL，00H ；设通道2基地址为4000H
MOV DX，DMA+04H ；
OUT DX，AL ；
MOV AL， 40H ；
OUT DX， AL ；
MOV AL， 0FFH ；设通道2基字节数为
MOV DX， DMA+05H ；7FFFH (32767D)
OUT DX， AL ；
MOV AL, 7FH ；
OUT DX， AL ；
MOV AL，02H ；清除通道2屏蔽。
MOV DX, DMA+0AH ；
OUT DX， AL ；
MOV AL， 06H ；通道2发DMA请求
MOV DX，DMA+09H ；
OUT DX，AL ；
第6章 常用可编程外围接口芯片
1. 设8253三个计数器的端口地址为201H、202H、203H，控制寄存器端口地址200H。试编写程序片段，读出计数器2的内容，并把读出的数据装入寄存器AX。
答:
MOV AL，80H
OUT 200H，AL
IN AL，203H
MOV BL，AL
IN AL，203H，
MOV BH，AL
MOV AX，BX
2. 设8253三个计数器的端口地址为201H、202H、203H，控制寄存器端口地址200H。输入时钟为2MHz，让1号通道周期性的发出脉冲，其脉冲周期为1ms，试编写初化程序段。
答:
要输出脉冲周期为1ms，输出脉冲的频率是 ，当输入时钟频率为2MHz时，计数器初值是
使用计数器1，先读低8位，后读高8位，设为方式3，二进制计数，控制字是76H。设控制口的地址是200H，计数器0的地址是202H。程序段如下：
MOV DX,200H
MOV AL,76H
OUT DX,,AL
MOV DX,202H
MOV AX，2000
OUT DX，AL
MOV AL，AH
OUT DX，AL
3. 设8253计数器的时钟输入频率为1.91MHz，为产生25KHz的方波输出信号，应向计数器装入的计数初值为多少？
答:
= 76.4
应向计数器装入的初值是76。
4. 设8253的计数器0，工作在方式1，计数初值为2050H；计数器1，工作在方式2，计数初值为3000H；计数器2，工作在方式3，计数初值为1000H。如果三个计数器的GATE都接高电平，三个计数器的CLK都接2MHz时钟信号，试画出OUT0、OUT1、OUT2的输出波形。
答:
计数器0工作在方式1，即可编程的单脉冲方式。这种方式下，计数的启动必须由外部门控脉冲GATE控制。因为GATE接了高电平，当方式控制字写入后OUT0变高，计数器无法启动，所以OUT0输出高电平。
计数器1工作在方式2，即分频器的方式。输出波形的频率f= = =666.7HZ，其周期为1.5ms，输出负脉冲的宽度等于CLK的周期为0.5μs。
计数器2工作在方式3，即方波发生器的方式。输出频率f= = 2000Hz的对称方波。
三个OUT的输出波形如下：
5. 8255A的3个端口在使用上有什么不同？
答:
8255A的A端口，作为数据的输入、输出端口使用时都具有锁存功能。
B端口和C端口当作为数据的输出端口使用时具有锁存功能，而作为输入端口使用时不带有锁存功能。
6. 当数据从8255A的C端口读到CPU时，8255A的控制信号 、 、 、A1、AO分别是什么电平？
答:
当数据从8255A的C 端口读入CPU时，8255A的片选信号 应为低电平，才能选中芯片。A1，A0为10，即A1接高电平，A0接低电平，才能选中C端口。 应为低电平（负脉冲），数据读入CPU， 为高电平。
7. 如果串行传输速率是2400波特，数据位的时钟周期是多少秒？
答:
数据位的时钟周期是 = 4.17×10-4 秒
8. 在远距离数据传输时，为什么要使用调制解调器？
答:
在远距离传输时，通常使用电话线进行传输，电话线的频带比较窄，一般只有几KHz，因此传送音频的电话线不适于传输数字信号，高频分量会衰减的很厉害，从而使信号严重失真，以致产生错码。使用调制解调器，在发送端把将要传送的数字信号调制转换成适合在电话线上传输的音频模拟信号；在接收端通过解调，把模拟信号还原成数字信号。
9. 全双工和半双工通信的区别是什么？在二线制电路上能否进行全双工通信？为什么？
答:
全双工和半双工通信，双方都既是发送器又是接收器。两者的区别在于全双工可以同时发送和接收。半双工不能同时双向传输，只能分时进行。在二线制电路上是不能进行全双工通信的，只能单端发送或接收。因为一根信号线，一根地线，同一时刻只能单向传输。
9. 同步传输方式和异步传输方式的特点各是什么？
答:
同步传输方式中发送方和接收方的时钟是统一的、字符与字符间的传输是同步无间隔的。异步传输方式并不要求发送方和接收方的时钟完全一样，字符与字符间的传输是异步的。
10. 在异步传输时，如果发送方的波特率是600，接收方的波特率是1200，能否进行正常通信？为什么？
答:
不能进行正常通信，因为发送方和接收方的波特率不同，而接收端的采样频率是按传输波特率来设置。
11. 8251A在编程时，应遵循什么规则？
答:
8251在初始化编程时，首先使芯片复位，第一次向控制端口(奇地址)写入的是方式字；如果输入的是同步方式，接着向奇地址端口写入的是同步字符，若有2个同步字符，则分2次写入；以后不管是同步方式还是异步方式，只要不是复位命令，由CPU向奇地址端口写入的是命令控制字，向偶地址端口写入的是数据。
12. 试对一个8251A进行初始化编程，要求工作在同步方式，7位数据位，奇校验，1个停止位。
答:
对原题目的补充改动，要求工作在内同步方式，2个同步字符。
方式字是：00011000B=18H
程序段如下：
XOR AX，AX
MOV DX，PORT
OUT DX，AL
OUT DX，AL
OUT DX，AL ；向8251的控制口送3个00H
MOV AL，40H
OUT DX，AL ；向8251的控制口送40H,复位
MOV AL，18H
OUT DX，AL ；向8251送方式字
MOV AL，SYNC ；SYNC为同步字符
OUT DX，AL
OUT DX，AL ；输出2个同步字符
MOV AL，10111111B
OUT DX，AL ；向8251送控制字
13. 一个异步串行发送器，发送具有8位数据位的字符，在系统中使用一位作偶校验，2个停止位。若每秒钟发送100个字符，它的波特率和位周期是多少？
答:
每个字符需要的发送位数是12位（数据位8位，校验位1位，停止位2位，起始位1位）。每秒发送100个字符共1200位。因此波特率为1200波特，位周期= ≈833μs。
第7章 微机的基本接口技术
1．简述行列式键盘矩阵的读入方法。
答:
将行线接输出口，列线接输入口，采用行扫描法，先将某一行输出为低电平，其它行输出为高电平，用输入口来查询列线上的电平，逐次读入列值，如果行线上的值为0时，列线上的值也为0，则表明有键按下。否则，接着读入下一列，直到找到该行有按下的键为止。如该行没有找到有键按下，就按此方法逐行找下去，直到扫描完全部的行和列。
2．简述用反转法实现键的识别的基本方法。
答:
将题目中的键改为闭合键。
用反转法识别闭合键，需要用可编程的并行接口。行线和列线分别接在PA和PB 2个并行口上，首先让行线上的PA口工作在输出方式，列线上的PB口工作在输入方式，通过编程使PA口都输出低电平，然后读取PB口的列线值，如果某一列线上的值为0，则判定改列有某一键按下。为了确定是哪一行要对PA和PB进行反转，即对PA口重新进行初始化工作在输入方式，列线上的PB口工作在输出方式，并将刚读取的列线值从列线所接的PB口输出，再读取行线所接的PA口，取得行线上的输入值，在闭合键所在的行线上的值必定为0。这样，当一个键被按下时，必定可读得一对唯一的行值和列值。根据这一对行值和列值就可判断是哪一行哪一列的键被按下。
3．LED数码管显示器共阴极和共阳极的接法主要区别是什么？
答:
LED数码管显示器共阴极的接法是发光二极管的阴极接地，当数码管的笔划发光二极管的阳极为高电平时，该笔划被点亮。共阳极的接法是发光二极管的阳极接高电平，当数码管的笔划发光二极管的阴极为低电平时，该笔划被点亮。总之，主要区别在于LED数码管的接法和驱动笔划的数据电平的不同。
4．试绘图说明LED数码管显示器的动态显示原理。
答:
使用书上的图7.8
在图中LED数码管是共阴极的，总共可带动8位这样的LED数码管。动态驱动显示接口与静态驱动显示接口的一个明显特点是：动态驱动法将多位LED同名段的选择线都并联在一起，即8位中的所有同名段a接在一起，所有b段都接在一起......，这样只要一个8位的锁存器来控制段码a,b,c,d,e,f,g就够了。另外用一个锁存器来控制点亮的位。因此需要2个8位的I/O端口。
由于所有位的位选择码是用一个I/O端口控制，所有段的段选择码也是用一个I/O端口控制，因此在每个瞬间，8位LED只可能显示相同的字符。要想每位显示不同的字符，必须要采用扫描的显示方式。即在每一瞬间只能使某一位显示相应的字符，在此瞬间，由位选择控制的I/O端口在要显示的位上送入选通电平（共阴极接法送入低电平，共阳极接法送入高电平），以保证让该位显示字符；再由段选择控制的I/O端口输出相应字符的段选择码。如此循环下去，使每一位都显示该位应显示的字符，并保持延时一段时间，然后再选中下一位，利用发光显示器的余辉及人眼的视觉暂留特点，给人一种显示器同时被点亮的效果。段选择码，位选择码在每送入一次后一般需要延时1~5ms时间。
5．A/D和D/A转换在微机应用中分别起什么作用？
答:
在微机应用中A/D转换器完成输入模拟量到数字量的转换，供微机采集数据。D/A转换器完成微机输出数字量到模拟量的转换，实现微机控制。
6．D/A转换器和微机接口中的关键问题是什么？对不同的D/A芯片应采用何种方法连接？
答:
D/A转换器和微机接口时主要注意两点：第一要了解所选用的D/A转换器本身是否带有数据锁存器，如果芯片内部带有锁存器可以直接和ＣＰＵ的数据总线相连接；如果芯片内部不带有锁存器，在接口电路中需要通过数据锁存器来连接ＣＰＵ的数据总线和D/A转换器的数据线。第二是要注意D/A转换器的位数和所要连接的微机数据总线的位数是否一致。以便决定在需要加数据锁存器时，加几级锁存器，如果CPU的数据总线是8位，使用的是大于8位的D/A转换器，通常采用两级缓冲结构和CPU数据总线相连。
7．什么叫D/A转换器的分辨率？
答:
D/A转换器的分辨率指它所能分辨的最小输出电压与最大输出电压的比值。通常用D/A转换器输入数字量的位数来表示。
8．若一个D/A转换器的满量程（对应于数字量255）为10V。若是输出信号不希望从0增长到最大，而是有一个下限2.0V，增长到上限8.0V。分别确定上下限所对应的数。
答:
因为满量程为10V，则每一步的电压变化量为 = 0.039V/步
于是，下限是 =51.3步 取51，即33H。
上限是 = 205.1步 取205，即CDH。
9．DAC与8位总线的微机接口相连接时，如果采用带两级缓冲器的DAC芯片，为什么有时要用三条输出指令才能完成10位或12位的数据转换？
答:
因为在使用内部不带数据寄存器的DAC时，常常需要在DAC前面增加数据缓冲器，用来锁存CPU通过数据总线发出的数字。如果总线为8位，而DAC超过8位（例如10位或12位）时，CPU必须分2次才能把控制数字送入数据缓冲器，例如先送数据的低8位，然后送剩下的高位，因此需要执行2条输出指令。另外，为了避免DAC在得到局部输入时，其输出端输出并不是最后结果的模拟量，通常采用2级数据缓存结构，相应地CPU也需要再增加执行一次输出指令，使在第一级缓冲器中锁存的数据经第二级缓冲器后能一次加到DAC输入端。第三条输出指令仅仅是使第二级缓冲器得到一个选通信号。
10． 已知某DAC的输入为12位二进制数，满刻度输出电压Vom=10V，试求最小分辨率电压VLSB和分辨率。
答:
12位D/A的分辨率
最小分辨率电压VLSB
11． 已知某DAC的最小分辨电压VLSB=5mV，满刻度输出电压Vom=10V，试求该电路输入二进制数字量的位数n应是多少？
答:
12. A/D转换器和微机接口中的关键问题有哪些？
答:
A/D转换器和微机接口时的关键问题主要有6个。① A/D转换器输出和CPU的接口方式，主要有2种连接方式：
一种是A/D芯片输出端直接和系统总线相连；另一种是A/D芯片输出端通过接口电路和总线相连。② A/D转换器的分辨率和微机数据总线的位数匹配：当10位以上的A/D转换器和8位数据总线连接时，由于数据要按字节分时读出，因此从8位数据线上需分2次来读取转换的数据。设计接口时，数据寄存器要增加读写控制逻辑。③ A/D转换的时间和CPU的时间配合问题：要注意A/D转换的启动方式，通常启动信号分为电平控制启动和脉冲启动两种。其中又有不同的极性要求。还要注意转换后信号的处理。④A/D的控制和状态信号。因为A/D转换器的控制和状态信号的类型与特征对接口有很大影响，在设计时必须要注意分析控制和状态信号的使用条件。⑤ 输入模拟电压的连接，特别是多路模拟电压的切换控制。 ⑥ 接地问题，为了减轻数字信号脉冲对模拟信号的干扰，数字地和模拟地要正确连接。
13. A/D转换器为什么要进行采样？采样频率应根据什么选定？
答:
因为被转换的模拟信号在时间上是连续的，瞬时值有无限多个，转换过程需要一定的时间，不可能把每一个瞬时值都一一转换成模拟量。因此对连续变化的模拟量要按一定的规律和周期取出其中的某一瞬时值，这个过程就是将模拟量离散化，称之为采样，采样以后用若干个离散的瞬时值来表示原来的模拟量。
通常为了使A/D输出信号经过D/A还原后能更好地反映输入模拟信号的变化，根据采样定理，采样频率一般要高于或至少等于输入信号中最高频率分量的2倍，就可以使被采样的信号能够代表原始的输入信号。在输入信号频率不是太高的实际应用中，一般取采样频率为最高频率的4~8倍。
14. 若ADC输入模拟电压信号的最高频率位20KHz，取样频率的下限是多少？完成一次A/D转换时间的上限是多少？
答:
取样频率的下限为20kHZ×2=40 kHZ 完成一次转换的最长时间是
15. 双积分式ADC电路中的计数器是十进制的，最大计数容量N=(1000)10，时钟脉冲频率为5KHz，完成一次转换最长需要多少时间？
答:
由于双积分式A/D的工作模式是固定时间正向积分、固定斜率反向积分。正向积分与反向积分的切换是由正向积分开始时计数器从0计数到计满后产生的溢出信号控制，较高的反极性的基准电压进入积分器反向积分（因为反向斜率值大于正向斜率值 ，一般反向积分时间要小于正向积分时间），计数器再次从0开始计数，直至反向积分至0时停止计数，此时的计数值就是对应的输入量的变换数字量。因此完成一次转换的最长时间不大于2倍正向积分时间(即计数器从0到计满时间的2倍)。
在该题为 。
16. 设被测温度的变化范围为300℃~1000℃，如要求测量误差不超过±1℃，应选用分辨率为多少位的A/D转换器？
答：取最大的温度变化范围1000O，最小的温度分辨为1O，这样只要不少于1000等份就可以。因此可选10位A/D转换器，若它的满量程是1000O，最小的温度分辨为
第8章 微计算机总线
1． 采用一种总线标准进行微型计算机的硬件结构设计具有什么优点？
答：为适应用户不断变化的要求，微机系统设计必须采用模块化设计，不同的模块组合形成一定的功能。模块之间的连接关系采用标准的总线结构可使不同功能的模块便于互连，兼容性好、生命周期长。模块采用标准化总线结构设计可使模块的生产供应规模化、多元化、价格低、有利于用户。
2． 一个总线的技术规范应包括哪些部分？
答：总线技术规范应包括：(1)机械结构规范：模块尺寸、总线插头插座形式与结点数以及模块与插头插座的机械定位。(2)功能规范：总线信号名称、功能以及相互作用的协议。(3)电气规范：总线中每个信号工作时的有效电平、动态转换时间、负载能力以及电气性能的额定值与最大值。
3． 总线的定义是什么？简述总线的发展过程。
答：总线就是两个以上模块(或子系统)间传送信息的公共通道，通过它模块间可进行数据、地址码及命令的传输。
最早的标准化总线是S-100总线(1975)，80年代初IBM PC/XT个人计算机采用8位ISA总线，之后又在IBM PC/AT机上推出16位ISA总线。随着外设接口对总线性能要求的不断提高，出现了EISA总线及PCI总线。PCI总线目前已被个人计算机广泛采用，成为新的工业标准。
4． 微型计算机系统总线由哪三部分组成？它们各自的功能是什么？
答：由地址总线、数据总线和控制总线三部分组成。地址总线用于指出数据的来源或去向；数据总线提供了模块间数据传输的路径；控制总线用来传送各种控制信号以便控制数据、地址总线的操作及使用。
5． 扩充总线的作用是什么？它与系统总线的关系是什么？
答：扩充总线是将许多I/O接口连接在一起，集中起来经桥接电路与系统总线相连，减轻系统总线的负载，提高系统性能。系统总线与扩充总线的之间有专门的连接电路，它们各自工作在不同的频宽下，可适应不同工作速度的模块的需要。
6． 为什么要引入局部总线？它的特点是什么？
答：早期的扩充总线(ISA总线)工作频率低，不能满足象图形、视频、网络接口等高数据传输率I/O设备的要求。在处理器的系统总线与传统扩充总线之间插入一个总线层次，它的频率高于传统扩充总线，专门连接高速I/O设备，满足它们对传输速率的要求。这一层次的总线就是局部总线。局部总线与系统总线经桥接器相连，局部总线与传统扩充总线也经桥接器相连，三个层次的总线相互隔开，各自工作在不同的频宽上，适应不同模块的需要。
7． 总线定时协议分哪几种？各有什么特点？
答：总线有三种定时方法。(1)同步定时，信息传输由公共时钟控制，总线信号中包括一个时钟信号，各模块上所有的操作都在时钟开始时启动。(2)异步定时，信息的传输的操作均由源或目的的特定信号跳变所确定，总线上每一个操作的发生均取决于前一个操作的发生，总线操作过程不用公共时钟来同步。(3)半同步定时，总线上各操作之间的时间间隔可以变化，但这个变化只允许为公共时钟周期的整数倍，信号的出现，采样和结束以公共时钟为基础。
8． 总线上数据传输分哪几种类型？各有什么特点？
答：分单周期方式和突发方式两种。在单周期方式中，每个总线周期只传送一个数据。在突发方式下，占用一次总线要进行多个数据的传输，源模块发出首地址去访问目的模块的数据1，以后的数据是在首地址的基础上按一定的规则去寻址目地模块。
9． 总线的指标有哪几项，它工作时一般由哪几个过程组成？
答：总线的指标有(1)总线宽度，一次总线操作可以传输的数据位数；(2)总线工作频率，总线上基本定时时钟的频率，它代表总线操作的最高频率；(3)单个数据传输所用时钟周期数。总线上信息传输过程可分解为：(1)请求总线；(2)总线裁决；(3)寻址；(4)数据传送；(5)错误检查。
10． 为什么要进行总线仲裁？
答：总线结构的特点是，一个传送信息的公共通路总线为多个模块共同使用。但在某一时刻，只能允许一个主模块使用总线进行数据传输。当有多个主模块要占用总线进行数据传输时，要有一个总线的请求及转交的过程，首先按一定规则进行总线使用权的仲裁，把总线的使用权交给优先级最高的请求者。
11． 为什么集中式总线仲裁方式优于菊花链式？
答：菊花链式为串行总线仲裁逻辑，离处理器较远的主模块因前级主模块的占用而在较长时间内得不到响应，优先权的级别与逻辑上级连位置有关，因此灵活性差，缺少公平性。
集中式为并行总线仲裁逻辑，请求与响应信号都是独立与仲裁逻辑相连，优先级的处理可采用多种方式，不至因为某个请求设备的故障而造成整个仲裁逻辑的瘫痪，灵活性好。
12． ISA总线信号分为多少组，它的主要功能是什么？
答：分为总线基本信号、总线访问信号及总线控制信号。总线基本信号主要用来提供基本定时时钟、系统复位、电源和地信号。总线访问信号主要用来提供对总线目标模块访问的地址、数据、访问应答控制信号。总线控制信号的主要功能是提供中断、DMA处理时的请求及响应信号以及扩展模块主控状态的确定信号。
13． ISA 16位总线是在ISA 8位总线基础上扩充了哪些信号而形成的？
答：ISA 16位总线在ISA 8位总线基础上把数据线由8位扩充到16位，把地址线由20位扩充到24位；还扩充了中断请求信号、DMA请求与响应信号；还增加了16位数据访问的控制信号等。
14．PCI总线访问时，怎样的信号组合启动一个总线的访问周期，又怎样结束一个访问周期？
答：PCI总线上的主设备取得总线控制权以后，在CLK-1期间发出FRAME#有效信号、要访问的从设备的地址信号及操作类型的命令字，从而启动了一个总线访问周期。结束一个访问周期是通过使FRAME#信号变为无效且保持主设备准备就绪信号IRDY#为有效，完成最后的数据传送后结束这个总线操作。此外用STOP#信号从设备可以主动仃止数据访问周期。
第9章 先进微处理器介绍
1．提高微处理器性能的途径有哪些？
答：(1)提高芯片内部时钟的工作频率；(2)增加芯片数据总线的宽度，提高微处理器与片外传送数据或指令代码的速率，同时片内的数据路径也必然加宽，内部的数据处理速度会加快。(3)采用能够并行执行指令的微体系结构及其它相关技术。
2．提高微处理器内部执行的并行性有哪些措施？
答：(1)采用超级流水线技术。把指令执行的过程分成很多级，各级所对应的操作可并行进行，即多条指令在同一时刻完成不同级的操作，实现了指令的并行执行。流水线级分的越多，可并行执行的指令条数也越多。(2)采用超标量技术。在芯片内部设置多重功能相同或接近的功能部件，同一时刻可向多个功能部件分派指令去流水执行，实现了指令执行的并行化。
3．奔腾微处理器采用什么技术来提高指令执行的效率？
答：第一代奔腾微处理器采用了超标量结构来提高指令执行的效率。它内部设有两条流水线，一个时钟周期内可发射两条整数指令给两条流水线去执行，另外还有一个浮点部件可执行浮点指令。这种多重功能部件的结构就是一种超标量的结构。
4．高能奔腾微处理器与第一代奔腾微处理器相比，采取了哪几种主要的技术措施来进一步提高性能？
5．答：(1)采用了RISC的设计概念。高能奔腾把X86指令转换成多个较小且易执行的指令，这些转换后的指令是三操作数格式，内部设置大量物理寄存器，这是RISC结构的特点，可以提高指令执行的效率。(2)采用超级流水线与超标量技术，处理器具有较高的吞吐率，处理器工作频率尽可能提高，增加了指令执行的并行度，性能有明显的改善。(3)采用动态执行技术，处理器对指令的执行进行调度，打破原有指令顺序，对以后指令执行的顺序进行预测，形成最佳执行顺序来达到最高的指令执行并行度，避免因分支或数据相关等因素对指令执行的并行性所产生的影响。
来源：网络整理 免责声明：本文仅限学习分享，如产生版权问题，请联系我们及时删除。
相关文章：
《政府公共关系》形成性考核册作业04-30
《推销策略与艺术导读》形成性考核册作业04-30
《招投标与合同管理》形成性考核1-404-30
《推销策略与艺术》形成性考核册作业04-30
《推销策略与艺术》形成性考核第三次作业（暂无答案）04-30
《投资分析》形成性考核册作业三04-30